PATENT ABSTRACTS OF JAPAN

(11) Publication number:

61-007769

(43) Date of publication of application: 14.01.1986

(51)IntCl.

H04N 1/21 G06F 12/00

G06F 15/62 G09G 1/02

(21)Application number: 59-128627

(71)Applicant : FUJITSU LTD

(22)Date of filing:

22.06.1984 (72)Inventor


(72)Inventor: MUNAKATA AKIO

YAGI TOSHIRO

(54) IMAGE MEMORY WRITE CONTROL SYSTEM

(57)Abstract:

PURPOSE: To write image data at high speed by controlling a write address depending on a run length value and writing the polarity of the run length value only as for a bit having a different polarity of an image memory initialized in advance. CONSTITUTION: A data inputted to a run length converter 1 is converted to a run length value and inputted to an adder 10. In this case, when the polarity of the initialized data of the image memory and that of the data bit are the same, either a Y address value (a value of an address register 7) or an X address value (a value of an address register 8) selected by a multiplexer 4 is added to the run length value and the result is outputted. Thus, the X address is updated by the run length of the image data. On the other hand, when the polarity of the output of the converter 1 is different from that of the initializing data of the image memory, the value of the address register is advanced by the run length value and the data is written in the image memory.



::39pm From-PILLSBURY WINTHROP SHAW PITTMAN LLP

爾日本国特許庁(JP)

10 特許出願公開

[®] 公開特許公報(A) 昭61-7769

倒lnt、Cl.* 識別記号 庁内整理番号 優公開 昭和61年(1986) 1月14日 H 04 N 1/21 8020~5 C G 06 F 12/00 6974~5 B 15/62 6619~5 B G 09 G 1/02 7923~5 C 審査請求 未請求 発明の数 1 (全 4 頁)

❷発明の名称 イメージメモリ書き込み制御方式

②特 願 昭59-128627

❷出 願 昭59(1984)6月22日明 者 宗 像 昭 夫 川崎市中原区上小田中1015番地 富士通株式会社内

砂路 明 者 宗 像 昭 夫 川崎市中原区上小田中1015番地 富士通株式会社内 砂発 明 者 矢 儀 俊 郎 川崎市中原区上小田中1015番地 富士通株式会社内 の出 額 人 貫 士 通 株 式 会 社 川崎市中原区上小田中1015番地

四代 理 人 弁理士 松岡 宏四郎

野科 日本

1. 発明の名称

イメージメモリ各き込み制御方式

2. 特許請求の総関

ホスト計算機とイメージデータ配母装置との 間に位置してデータの概集やデータの転送を行 たりイメージデータ処理強化において、イメー ジデータをランレングス佐に党換する手段と、 データの音を込みに先立ち初期値としてイメー シメモリの放当区域の金ピットをすべて"0"ま たはすべて"1"にする手及と、イメージメモリ のアクセスに用いるアドレスレジスタの依に前 記ランレングス値を加算する学段とを設け、イ メージメモりへのイメージデータの書き込みに **駅し、イメージメモリの初期低と同様性のデー** タについては昔き込むことをく肽データに係る ランレングス値を加算するととによりプドレス レジスタの値を更新し、イメージメモリの初期 但と異たる極性のピットのみ音を込むととを特 敬とするイメージメモリ書き込み削御方式。

3. 発明の評価な説明

〔 医業上の利用分野〕

本発明はホスト計算機とイメージデータ配 録装置との関にあつて、イメージデータの圧 形、伸長や現象などを行なりイメージデータ 処理設置におけるイメージメモリへのデータ の書き込みの制御に係るものである。

〔従來の技術〕

部4 図はイメージデータ処理整度の接続関係を安わした図であつて、 20 はホスト計算機、 21 はイメージデータ処理整質、 22はイメージデータ処理整理を示している。 部5 図はイメーシアータ処理要置の構成例を示すブロック図であつて、 23 はマイクロブロセッサ、 24 はインタフェース制御部、 25 はイメージメモリ制御部、 29 は圧縮制御部、 30 はイメージメモリを役わして

箱4回⇒とび第5回に示すイメージデータ

特開昭61-7769(2)

処理装置 21 は、インタフェース側御部 24 を経由してホスト計算機 20 から受け取つた 文字データやイメージデータをイメージメモ り 30 上で編集して、これを再びインタフェ ース制御部 24 を経由してイメージデータ記 録裝賃 22 に送出するなどの処理を行なつて

[発明が解決しょうとする問題点]

上述のイメージデータ処理装置にないて、 イメージメモリには記録すべき図形や文字を どのパターンと同一のドット情報が書き込ま れる。そのときごイメージメモリ制御部はイ メージメモリに1とットづつデータを書き込 むのでアクセス回数が多いため処理に乗時間 を受けると云り問題点があつた。

例えばイメージメモリの大きさは 44 サイ メ1頁で、約500Kバイト(1728 ビット× 2286ビット)にたるので、1ビットロリの アクセス時間を40018とすると1枚の面面 データを否を込むの化約 1.6 秒かかることに **たる。**

本発明は、かかる従来の問題点に鑑み、イ メージデータ処理袋量における、イメージメ モリへのデータ書き込みが、夕ないアクセス で可能であつて迅速を処理が期待出来る制御 方式を提供するなとを目的としている。

(問題点を解決するための手段)

・ そして、との目的は本苑明によれば、特許 請求の範囲に記載のと⇒り、ホスト計算機と イメージデータ記録契置との間に位置してデ ータの編集やデータの転送を行たりイメージ チーチ処理改量において、イメージデータを ランレングス値に変換する手段と、データの 者を込みに先立ち初期値としてイメージメモ りの放当区域の全ビットをすべて"O" または ナペて "1" にする手段と、イメージメモリの アクセスに用いるアドレスレジスタの低に前 配タンレングス値を加算する手段とを殴け、 イメージメモリへのイメージデータの書き込 みに碌し、イメージメモリの初期催と同極性

のデータについては沓を込むことなく眩デー まに係るランレングス位を加算するととによ りアドレスレジスタの値を更新し、イメージ メモリの初期値と異なる事性のピットのみ奪 ち込むことを停放とするイメージメモリ書き 込み制御方式により選成される。

〔作 用〕

本苑明のイメージメモリ書き込み制御方式 は、上述のようにデータの書き込みに先立つ て、予めメモリの放当位置の全ピットを"0" せたは "1" にして僅いて、これと呉を.る価性 のピットの場合のみ書き込む方式としている ので、従来の様にすべてのデータビットを書 を込む場合に比して、アクセス回数が放少す るが、異に、書き込むべきデータが金体的に "0"の割合が多ければ初期低として"0"を、 また"1"の割合が多ければ初期位として"1" を用いるととによりイメージメモりへの実験 のアクセス回数を大幅に減少せしめることが 可能である。以下実施例に述づいて詳細に説 明する。

〔吳 允 例〕

第1図は本発明の1果施例を示すプロック 図であつて、1はランレンクス変換器、2~ 4 柱マルチブレクサ、5~8 柱アドレスレジ スタ、9はイメージメモリ、10は加算器、 11 はモードレジスタを扱わしている。

ランレンクス変換器1はイメージデータを ランレングスデータに変換するもので、 第2 図にそのデータ変換の例を示す。第2図にお いて、12 はイメージデータ、13 はランソ ングス変換器、11はランレングスデータを 妥わしている。 ナたわち、イメージデータ 12は先頭(図の左上)から矢印の方向に1 パイトづつ処理されてランレングスデータ 14 に示す様に矢印の方向に白3、無1、白 2 ………として宏振される(*0*が日に *1*が **黒に対応する)。そして、このランレングス** 変換路は例えば第3箇に示すプロック図の様 た構成で実現することが可能である。 第3四 において、15 はデータ変換 ROM、16 はカウンタ、17 は加算器、18、19、19'はレジスタを示しており、データ変換 ROM 15 に入力された1ペイトのイメージデータは先頭でいたしていていたりの数がランレングス値としてパイナリィで出力される。1パイトのイメージデータの処理が終丁すると*END 信号によつていカウンタ16 はリセットされるが、その前に出行されたランレングス値はレジスタ19 に保持

され、またその時の低性(白または無のいず

れか)もレジスタ 18 に保持される。そして

したときデータの褒性がレジスタ 18 に保持

されているものと同一であればレジネタ 19

に保持されている値をデータ変換ROMの出力

・次の1パイトのイメージデータの処理を開始

に加算してランレングス値をしている。 以上ランレングス変換器について評談した が再び第1回に基づいて動作を設明する。デ ータの書き込みに先立つてイメージメモリ9

じてあればマルチブレクサイによつて選択された Y T ドレス 個 (T ドレスレジスタ 7 の 値) または X T ドレス 位 (T ドレスレジスタ 8 の 値) のいずれかと前記ランレンクス 値とが加 算されて出力される。マルチブレクサイがいずれの T ドレス 値を選択する かはモードレジスタ 1 1 の 内容 て 拾定される 徴書き (X 方向スキャン) か K

よつて決せる。

特別昭61-7769(3)

の初期化が行なわれる。ナなわち、アドレスレジスタ5(『アドレス)、および 6(X アドレス)、および 6 (X アドレス)にスタートアドレスをセットして "0" または "1" を書き込むことにより余能 "1" にする。全ビットを 第一 "0" にするかまたは "1" にするかは書き込むべき データが白("0") の部分が多ければ "0" を 我 定する。

扱いてイメージメモリに書き込むべきデータの初期アドレスセプドレスレジスタ 5 かよび 6 にセットすると、これらはマルテブレクサ 2 または3 を延由してアドレスレジスタ 7 (Yアドレス)かよび8 (Xアドレス)にセットされる。

一方、ランレングス変換器1に入力された データはランレングス値に変換されて加算機 10に入力される。このとき、イメージメモ リの初期化データとデーメビットの優性が同

を書き込む。

[発明の効果〕

以上、詳細に関明したように本語明の方式によれば、イメージデータのランレングスを他によって、書き込みでレスを制御するを使いたという。 によって、初期化したイメージメモリのををといったのから、イメージメモリアの初期にといてのみランレングのから、イメージスはは、モージスはは、モージスには、ロージをは、ロー

4. 包面の簡単な説明

第1図は本発明の1実施例を示すプロック図、第2図はランレングス変換器のデータ変換の例を示す図、第3図はヨンレングス変換器の構成例を示すプロック図、第4図はイメージデータ処理設置の扱尿時係を表わした図、第5図はイメージデータ処理機関の構成例を示すプロック

特層昭61-7769(4) 第 1 图

図できる。

1、13 --- ランレングス変換器 2~4 --- マルチ プレクサ、5~8……TFレスレジネタ、9……イメ ージメモリ、10、17 加昇級 11 モードレ シスタ、12 ---- イメーグデータ、14 ---- ランレン グスデータ、15 ····· データ 変換 ROM、16 ····· カ ウンタ、18、19、19' ····· レジスタ、20 ···· ホスト …イメージデータ配母装置、28 ……マイクロブロ モリ、 25 …… 文字動御祗 27 …… 伸長初御郎、

代现人 分理士 松

